IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Takayuki WATANABE, et al.

Serial No.: Not Yet Assigned

Filed: February 14, 2002

For: PROCESS OF MANUFACTURING A SEMICONDUCTOR DEVICE

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents Washington, D.C. 20231

February 14, 2002

Sir:

The benefit of the filing dates of the following prior foreign applications are hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2001-039252, filed February 15, 2001

In support of this claim, the requisite certified copy of said original foreign applications is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 01-2340.

Respectfully submitted, ARMSTRONG, WESTERMAN & HATTORI, LLP

Atty. Docket No.: 020166

Suite 1000, 1725 K Street, N.W.

Washington, D.C. 20006

Tel: (202) 659-2930 Fax: (202) 887-0357

DWH/II

Donald W. Hanson

Reg. No. 27,133



PATENT OFFICE JAPANESE GOVERNMENT



This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application:

February 15, 2001

Application Number:

Japanese Patent Application

No. 2001-039252

Applicant(s)

FUJITSU QUANTUM DEVICES LIMITED

December 14, 2001

Commissioner,

Patent Office

Kouzo Oikawa (Seal)

Certificate No.2001-3108080

日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年 2月15日

出願番号 Application Number:

特願2001-039252

出 願 人
Applicant(s):


富士通力ンタムデバイス株式会社

BEST AVAILABLE COPY

2001年12月14日

特許庁長官 Commissioner, Japan Patent Office





特2001-039252

【書類名】 特許願

【整理番号】 0001305

平成13年 2月15日

【あて先】 特許庁長官 及川 耕造 殿

【国際特許分類】 H01L 21/306

H01L 21/3105

【発明の名称】 半導体装置の製造方法

【請求項の数】 19

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 渡辺 孝幸

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 道蔦 務

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 長谷川 太郎

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 藤井 卓也

【特許出願人】

【識別番号】 000154325

【氏名又は名称】 富士通カンタムデバイス株式会社

【代理人】

【識別番号】 100070150

特2001-039252

【住所又は居所】 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦

【電話番号】

03-5424-2511

【手数料の表示】

【予納台帳番号】 002989

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9806577

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

半導体装置の製造方法

【特許請求の範囲】

【請求項1】 InPと異なる組成を有しInを含む第1のIII-V族化合物半導体層上に、Inを含む第2のIII-V族化合物半導体層を形成し、前記第1のIII-V族化合物半導体層と前記第2のIII-V族化合物半導体層とよりなる積層構造を形成する工程と、

前記積層構造に隣接してInP層を成長し、InPよりなる段差構造を形成する工程と、

前記段差構造および前記第2のIII-V族化合物半導体層に対して塩酸と酢酸とを含むエッチャントを使ったウェットエッチングを適用し、少なくとも前記第2のIII-V族化合物半導体層を除去するウェットエッチング工程を特徴とする半導体装置の製造方法。

【請求項2】 前記エッチャントは、さらに水および過酸化水素水の少なくとも一方をさらに含むことを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】 前記エッチャントは、前記ウェットエッチング工程において前記段差構造のエッチング速度と前記第2のIII-V族化合物半導体層のエッチング速度とが実質的に等しくなるような組成を有することを特徴とする請求項1または2記載の半導体装置の製造方法。

【請求項4】 前記積層構造を形成する工程は、前記第2のIII-V族化合物半導体層の厚さが、前記エッチャントによるInP層のエッチング速度と前記エッチング時間との積に実質的に等しくなるように実行されることを特徴とする請求項3記載の半導体装置の製造方法。

【請求項5】 前記エッチャントは、前記ウェットエッチング工程において前記段差構造のエッチング速度が前記第2のIII-V族化合物半導体層のエッチング速度よりも小さくなるような組成を有することを特徴とする請求項1または2記載の半導体装置の製造方法。

【請求項6】 前記ウェットエッチング工程の後、さらに塩酸および酢酸を含む別のエッチャントを使った別のウェットエッチングにより平坦化構造を形成

する平坦化工程を含み、前記別のエッチャントは、前記段差構造のエッチング速度が前記第2のIII-V族化合物半導体層のエッチング速度よりも大きくなるような組成を有することを特徴とする請求項5記載の半導体装置の製造方法。

【請求項7】 前記ウェットエッチング工程におけるエッチング時間 \mathbf{T}_1 と 前記平坦化工程におけるエッチング時間 \mathbf{T}_2 とが、前記ウェットエッチング工程 における \mathbf{I} \mathbf{n} \mathbf{P} \mathbf{F} \mathbf{F}

$$(V_2 - V_1) \times T_1 = (V_3 - V_4) \times T_2$$

が成立するように決定されることを特徴とする請求項6記載の半導体装置の製造方法。

【請求項8】 前記エッチャントは、前記ウェットエッチング工程において前記段差構造のエッチング速度が前記第2のIII-V族化合物半導体層のエッチング速度よりも大きくなるような組成を有することを特徴とする請求項1または2記載の半導体装置の製造方法。

【請求項9】 前記ウェットエッチング工程の後、さらに塩酸および酢酸を含む別のエッチャントを使った別のウェットエッチングにより平坦化構造を形成する平坦化工程を含み、前記別のエッチャントは、前記段差構造のエッチング速度が前記第2のIII-V族化合物半導体層のエッチング速度よりも小さくなるような組成を有することを特徴とする請求項8記載の半導体装置の製造方法。

$$(V_1 - V_2) \times T_1 = (V_4 - V_3) \times T_2$$

が成立するように決定されることを特徴とする請求項9記載の半導体装置の製造

方法。

【請求項11】 前記段差構造を形成する工程は、前記積層構造上に前記第2のIII-V族化合物半導体層を覆うパターンを形成する工程と、前記パターンを堆積マスクとしてInP層を堆積する工程とを含み、前記ウェットエッチング工程は、前記パターンにより前記積層構造を保護した状態で実行されることを特徴とする請求項1または2記載の半導体装置の製造方法。

【請求項12】 前記ウェットエッチング工程の後、さらに前記パターンを除去する工程と塩酸および酢酸を含む別のエッチャントを使った別のウェットエッチングにより平坦化構造を形成する平坦化工程を含み、前記別のエッチャントは、前記段差構造のエッチング速度が前記第2のIII-V族化合物半導体層のエッチング速度よりも小さくなるような組成を有することを特徴とする請求項11記載の半導体装置の製造方法。

【請求項13】 前記ウェットエッチング工程におけるエッチング時間 T_1 と前記平坦化工程におけるエッチング時間 T_2 とが、前記ウェットエッチング工程における InP層のエッチング速度 V_1 と前記平坦化工程における InP層のエッチング速度 V_3 、および前記第2の III-V族化合物半導体層のエッチング速度 V_4 に対して、関係式

 $V_1 \times T_1 = (V_4 - V_3) \times T_2$

が成立するように決定されることを特徴とする請求項12記載の半導体装置の製造方法。

【請求項14】 前記別のエッチャントは、水および過酸化水素水の少なくとも一方をさらに含むことを特徴とする請求項5~13のうち、いずれか一項記載の半導体装置の製造方法。

【請求項15】 前記段差構造は、前記ウェットエッチング工程の後、(100)面または(011)面または(0-1-1)面よりなる平坦化面を有することを特徴とする請求項1または2記載の半導体装置の製造方法。

【請求項16】 前記平坦面は前記第1のIII-V族化合物半導体層の表面と実質的に一致することを特徴とする請求項15記載の半導体装置の製造方法

【請求項17】 前記段差構造は、前記ウェットエッチング工程の後、(100)面または(011)面または(0-1-1)面により近い段差面を有することを特徴とする請求項1または2記載の半導体装置の製造方法。

【請求項1.8】 前記第2のIII-V族化合物半導体層は、InPとInGaAsとInAsとInGaPとInGaAsPとGaInNAsとよりなる群から選択される組成を有することを特徴とする請求項1~17のうち、いずれか一項記載の半導体装置の製造方法。

【請求項19】 前記第1のIII-V族化合物半導体層は、InGaAs とInGaAsPとよりなる群から選択される組成を有することを特徴とする請求項 $1\sim18$ のうち、いずれか一項記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は一般に化合物半導体装置に係り、特に光通信や光情報処理に用いられる光半導体素子の製造方法に関する。

[0002]

化合物半導体は光と相互作用する直接遷移型のバンド構造を有し、このため化合物半導体を使った光半導体装置は、光通信や光情報処理の分野において広く使われている。特にInP系の化合物半導体装置、特にレーザダイオードは、光ファイバ中を伝送される1.3あるいは1.55μm帯の波長の光信号を形成することができるため重要である。

[0003]

【従来の技術】

かかるレーザダイオードでは、レーザ発振効率を向上させるために、注入されたキャリアを軸方向の限られた領域に閉じ込める電流狭搾構造を設けることが必須である。さらにレーザダイオードでは誘導放出によりレーザ発振が生じるため、かかるキャリアを閉じ込めた領域に、光をも効率的に閉じ込める必要がある。 InP系のレーザダイオードでは、光を導波するInGaAsPコアとInP埋込層との屈折率差によって、水平方向の光閉じ込めを実現する。 [0004]

図1 (A) \sim (D) は、電流および光狭窄構造として埋込へテロ構造 (BH構造)を有するレーザダイオード10の製造工程を示す。

[0005]

図1 (A)を参照するに、n型InP基板11上にはInGaAsP層とInGaAsP層とInGaAsP層とを繰り返し積層した多重量子井戸層12が形成され、さらに前記多重量子井戸層12上にはp型InPクラッド層13とp型InGaAsコンタクト層14とが順次形成される。

[0006]

次に図1(B)の工程において前記コンタクト層14上にSiO₂膜15をエッチング保護膜として形成し、さらにかかる構造に対してドライエッチングを行うことにより、活性層メサストライプを形成する。図示の例では、前記メサストライプは<011>方向に延在している。

[0007]

次に図1 (C) の工程において前記 SiO_2 膜15を選択成長マスクとして使い、Feドープした髙抵抗InP埋込層16A, 16Bを有機金属気相成長 (MOVPE; Metal Organic Vapor Phase Epitaxy) 法により、前記メサストライプの両側に結晶成長する。かかるInP埋込層16A, 16Bの再成長工程においては成長停止面である(111)B面が発達し、その結果マスク縁において埋込層が符号16aあるいは16bで示すように盛り上がる成長形状が得られる。

[0008]

最後に図1(D)の工程において前記 SiO_2 膜15が除去され、前記コンタクト層14上にp側電極17が、基板11の下面にn側電極18が形成される。

[0009]

【発明が解決しようとする課題】

. 起因してSiO₂膜15上において原料濃度が局所的に増加し、前記メサ領域の両側で成長しているInP層16Aあるいは16Bの表面に原料が過剰供給される為である。例えば図1(C)の工程において、メサストライフの高さを約1. 5μmとした場合、マスク縁の領域16a,16bにおいて前記InP埋込層16A,16Bは約0.7μmの高さ程度盛り上がる。

[0010]

先に説明したように図1 (D)の工程ではp側電極17かかる段差表面上に形成することになるが、前記p側電極17をTi膜, Pt膜およびAu膜のスパッタリングにより順次形成した場合、Ti膜およびPt膜はそれぞれ0.1μm程度の厚さしかないので、図2に示したように、下地形状の段差を反映して凹凸部分17aで電極層が途切れる問題が生じる。かかる電極の途切れが生じると電流注入が不均一なり、デバイスの電気的劣化を引き起こす。

[0011]

そこで本発明は上記の課題を解決した、新規で有用な半導体装置の製造方法を 提供することを概括的課題とする。

[0012]

本発明のより具体的な課題は、III-V族化合物半導体層を含むメサ構造に 隣接して、InPよりなる段差構造をInP層の選択成長マスクを使った再成長 工程により形成した後、前記段差構造を簡単なウェットエッチング工程により平 坦化し、前記III-V族化合物半導体層の表面に実質的に一致する平坦化面を 有する構造を形成できる半導体装置の製造方法を提供することにある。

[0013]

【課題を解決するための手段】

本発明は上記の課題を、

請求項1に記載したように、

InPと異なる組成を有しInを含む第1のIII-V族化合物半導体層上に、Inを含む第2のIII-V族化合物半導体層を形成し、前記第1のIII-V族化合物半導体層と影響を形成し、前記第1のIII-V族化合物半導体層とよりなる積層構造を形成する工程と、

前記積層構造に隣接してInP層を成長し、InPよりなる段差構造を形成する工程と、

前記段差構造および前記第2のIII-V族化合物半導体層に対して塩酸と酢酸とを含むエッチャントを使ったウェットエッチングを適用し、少なくとも前記第2のIII-V族化合物半導体層を除去するウェットエッチング工程を特徴とする半導体装置の製造方法により、または

請求項2に記載したように、

前記エッチャントは、さらに水および過酸化水素水の少なくとも一方をさらに含むことを特徴とする請求項1記載の半導体装置の製造方法により、または請求項3に記載したように

前記エッチャントは、前記ウェットエッチング工程において前記段差構造のエッチング速度と前記第2のIII-V族化合物半導体層のエッチング速度とが実質的に等しくなるような組成を有することを特徴とする請求項1または2記載の半導体装置の製造方法により、または

請求項4に記載したように、

前記積層構造を形成する工程は、前記第2のIII-V族化合物半導体層の厚さが、前記エッチャントによるInP層のエッチング速度と前記エッチング時間との積に実質的に等しくなるように実行されることを特徴とする請求項3記載の半導体装置の製造方法により、または

請求項5に記載したように、

前記エッチャントは、前記ウェットエッチング工程において前記段差構造のエッチング速度が前記第2のIII-V族化合物半導体層のエッチング速度よりも小さくなるような組成を有することを特徴とする請求項1または2記載の半導体装置の製造方法により、または

請求項6に記載したように、

前記ウェットエッチング工程の後、さらに塩酸および酢酸を含む別のエッチャントを使った別のウェットエッチングにより平坦化構造を形成する平坦化工程を含み、前記別のエッチャントは、前記段差構造のエッチング速度が前記第2のII-V族化合物半導体層のエッチング速度よりも大きくなるような組成を有す

ることを特徴とする請求項5記載の半導体装置の製造方法により、または ・ 請求項7に記載したように、

が成立するように決定されることを特徴とする請求項 6 記載の半導体装置の製造 方法により、または

請求項8に記載したように、

前記エッチャントは、前記ウェットエッチング工程において前記段差構造のエッチング速度が前記第2のIII-V族化合物半導体層のエッチング速度よりも大きくなるような組成を有することを特徴とする請求項1または2記載の半導体装置の製造方法により、または

請求項9に記載したように、

前記ウェットエッチング工程の後、さらに塩酸および酢酸を含む別のエッチャントを使った別のウェットエッチングにより平坦化構造を形成する平坦化工程を含み、前記別のエッチャントは、前記段差構造のエッチング速度が前記第2のIII-V族化合物半導体層のエッチング速度よりも小さくなるような組成を有することを特徴とする請求項8記載の半導体装置の製造方法により、または

請求項10に記載したように、

 $(V_1 - V_2) \times T_1 = (V_4 - V_3) \times T_2$

が成立するように決定されることを特徴とする請求項9記載の半導体装置の製造

方法により、または

請求項11に記載したように、

前記段差構造を形成する工程は、前記積層構造上に前記第2のIII-V族化合物半導体層を覆うパターンを形成する工程と、前記パターンを堆積マスクとしてInP層を堆積する工程とを含み、前記ウェットエッチング工程は、前記パターンにより前記積層構造を保護した状態で実行されることを特徴とする請求項1または2記載の半導体装置の製造方法により、または

請求項12に記載したように、

前記ウェットエッチング工程の後、さらに前記パターンを除去する工程と塩酸および酢酸を含む別のエッチャントを使った別のウェットエッチングにより平坦化構造を形成する平坦化工程を含み、前記別のエッチャントは、前記段差構造のエッチング速度が前記第2のIII-V族化合物半導体層のエッチング速度よりも小さくなるような組成を有することを特徴とする請求項11記載の半導体装置の製造方法により、または

請求項13に記載したように、

前記ウェットエッチング工程におけるエッチング時間 \mathbf{T}_1 と前記平坦化工程におけるエッチング時間 \mathbf{T}_2 とが、前記ウェットエッチング工程における \mathbf{I} \mathbf{n} \mathbf{P} \mathbf{F} のエッチング速度 \mathbf{V}_1 と前記平坦化工程における \mathbf{I} \mathbf{n} \mathbf{P} \mathbf{F} のエッチング速度 \mathbf{V}_3 、および前記第 $\mathbf{2}$ の \mathbf{I} \mathbf{I} \mathbf{I} \mathbf{V} \mathbf{K} \mathbf{K} \mathbf{F} \mathbf

 $V_1 \times T_1 = (V_4 - V_3) \times T_2$

が成立するように決定されることを特徴とする請求項12記載の半導体装置の製造方法により、または

請求項14に記載したように、

前記別のエッチャントは、水および過酸化水素水の少なくとも一方をさらに含むことを特徴とする請求項5~13のうち、いずれか一項記載の半導体装置の製造方法により、または

請求項15に記載したように、

前記段差構造は、前記ウェットエッチング工程の後、(100)面または(0

請求項16に記載したように、

前記平坦面は前記第1のIII-V族化合物半導体層の表面と実質的に一致することを特徴とする請求項15記載の半導体装置の製造方法により、または 請求項17に記載したように、

前記段差構造は、前記ウェットエッチング工程の後、(100)面または(0 11)面または(0-1-1)面により近い段差面を有することを特徴とする請求項1または2記載の半導体装置の製造方法により、または

請求項18に記載したように、

前記第2のIII-V族化合物半導体層は、InPとInGaAsとInAsとInGaPとInGaAsPとGaInNAsとよりなる群から選択される組成を有することを特徴とする請求項1~17のうち、いずれか一項記載の半導体装置の製造方法により、または

請求項19に記載したように、

前記第1のIII-V族化合物半導体層は、InGaAsとInGaAsPとよりなる群から選択される組成を有することを特徴とする請求項1~18のうち、いずれか一項記載の半導体装置の製造方法により、解決する。

[作用]

図3は本発明の発明者により、本発明の基礎となる実験において行われた、塩酸:酢酸:水の混合比が1:5:1の混合液を使って段差のあるInP層をエッチングする実験における、<100>方向、<0-11>方向、および<011>>方向のエッチング量とエッチング時間の相関を示す。

[0014]

図3を参照するに、<100>方向および<011>方向のエッチング速度が約0.05 \sim 0.1 μ m/min程度であるのに対し、<0-11>方向のエッチング速度は 15μ m/minと100倍以上速いことがわかる。従って前記混合液で段差形状をエッチングすると<0-11>方向の段差は非常に早い速度で後退し、結果的に(100)面、(011)面およびこれに等価な(0-1-1)面

だけが発達面として残り、他の面は消失する。すなわち上記エッチング液による ウエットエッチングにより、InP層上には(100)面あるいは(011)面 あるいは(0-1-1)面のみが平坦面として現れることが見出された。

[0015]

前記エッチャント中の各成分の混合比を変えると、エッチング速度の絶対値および各面方位に対する相対速度は変化する。

[0016]

図4はエッチャント中の塩酸に対する酢酸の濃度比Xを変化させた場合における、<100>方向に対する<0-11>方向へのエッチング速度比を示す。すなわち図4において、前記エッチャントでは塩酸:酢酸:水の濃度比が1:X:1で表される。

[0017]

図4を参照するに、いずれの酢酸濃度範囲Xにおいても<100>方向に比べ <0-11>方向へのエッチング速度は30~160倍大きいことがわかる。か かるエッチング異方性は、エッチャント中における塩酸と酢酸の含有によって得 られるのであり、特に塩酸と酢酸の濃度比Xが1~20の範囲において30以上 のエッチング速度比が得られることがわかる。このように、前記の範囲にエッチ ャント中の酢酸濃度を設定することにより、本特許の目的であるInP層の顕著 な平坦化効果が得られる。

[0018]

前記エッチャント中における水の濃度比が変わると、(塩酸+酢酸)濃度が変化する為に、エッチング速度の絶対値は変化するが、図3,4に示されたエッチング異方性自体は変わらず、平坦化効果には影響は生じない。

[0019]

本発明のエッチャントによるエッチング異方性は、上記のエッチャント混合液に過酸化水素水を加えても得られる。

[0020]

図5は、前記塩酸、酢酸および水よりなる混合液にさらに過酸化水素水を加え たエッチャントにより In Pの段差形状をエッチングした場合の、<100>方 向に対する<0-11>方向へのエッチング速度比を示す。

[0021]

図 5 を参照するに、前記エッチャントの中における塩酸と酢酸と過酸化水素水と水の組成比を1:1:Y:1と表した場合、前記過酸化水素水の濃度Yの値が $0\sim0$. 3 の範囲で 3 0 以上の異方性が得られることがわかる。

[0022]

図 6 は、塩酸、酢酸、過酸化水素水および水よりなるエッチャントにより、 I n P \overline{P} \overline{P}

[0023]

図6を参照するに、エッチング速度はそれぞれの化合物半導体層において前記エッチャントの組成、特に過酸化水素水の濃度Yにより変化するのがわかる。その際、InP層のエッチング速度は、前記エッチャント中における過酸化水素水の濃度Yによってはたいして変化しないのに対し、InGaAs層およびInGaAsP層のエッチング速度は大きく変化し、過酸化水素水の濃度の上昇とともにこれらのIIIーV族層ではエッチング速度が大きく増大することがわかる。例えば前記エッチャントによるエッチング速度は、エッチャント中の過酸化水素水のモル比濃度Yが0.4未満の場合(Y<0.4)、InP層のエッチング速度の方がInGaAsP層のエッチング速度よりも大きいのに対し、前記エッチャント中における過酸化水素水の濃度Yが前記0.4の値を超えると(Y>0.4)この関係が逆転し、InGaAsP層のエッチング速度がInP層のエッチング速度を上回ることがわかる。また前記エッチャント中の過酸化水素の濃度Yの値を0.4に設定することにより、前記InGaAsP層のエッチング速度を前記InP層のエッチング速度におおよそ一致させることが可能である。

[0024]

同様に、前記エッチャント中の過酸化水素水の濃度 Y が 0.2 未満の場合 (Y < 0.2)、 In P層のエッチング速度は In GaAs 層のエッチング速度を上回り、一方前記過酸化水素水の濃度 Y が 0.2 を超える場合には、 In GaAs

層のエッチング速度がInP層のエッチング速度を上回ることがわかる。また前記エッチャント中の過酸化水素水の濃度YをO.2に設定することにより、前記InGaAs層のエッチング速度を前記InP層のエッチング速度におおよそ一致させることが可能である。

[0025]

以下、本発明による半導体装置の製造方法の原理を、四つの基本的類型に分けて説明する。

A. 類型 I

図7(A)~(D)は、前記図3~6の関係に基づいた本発明による半導体装置の製造方法の原理を第1の類型について説明する図である。ただし図7(A)~(D)中、先に説明した部分には同一の参照符号を付し、説明を省略する。

[0026]

図7(A)を参照するに、n型InP基板11上には図1(C)の構造に対応して、InGaAsP量子井戸層とInGaAsPバリア層とを交互に繰り返し積層した多重量子井戸構造を有する活性層12と、p型InPクラッド層13と、p型InGaAsコンタクト層14とを含むメサストライプ構造が、SiO2あるいはSiN等よりなる絶縁膜パターン15をマスクとしたドライエッチング工程により形成されているが、図7(A)の構造では図1(C)の構造と異なり、前記コンタクト層14と絶縁膜パターン15との間にInGaAsあるいはInGaAsPよりなる犠牲層ないし速度調整層14Aが挿入されている。前記メサストライプ構造の両側には、FeドープしたInP高抵抗埋込層16A,16Bが、前記絶縁膜パターン15をマスクとした選択成長工程により形成されている。前記InP埋込層16A,16Bには、絶縁膜をマスクとした選択成長工程に特有な段差形状16a,16bが図1(C)の構造と同様に形成されている。

[0027]

次に図7(B)の工程において前記絶縁膜パターン15が除去され、さらに図7(B)の構造に対して図7(C)の工程において、塩酸と酢酸と過酸化水素水とよりなるエッチャントを使ったウェットエッチング処理が適用される。その際

、先に図3で説明したように、InP埋込層16A,16Bのうち<0-11>方向の斜面が優先的にエッチングされ、その結果、前記InP層16A,16B上には、(100)面あるいは(011)面、あるいは(0-1-1)面よりなる平坦面16c、16dが発達する。その際、かかるInP層の異方性エッチングによる段差面の平坦化作用は、図4および図5よりわかるように前記エッチャント中における塩酸と酢酸と過酸化水素水の混合比をモル比で1:1:0から10:10:3の範囲に設定した場合に顕著に現れる。すなわち、上記組成範囲において、前記エッチャントは30以上の異方性を示す。

[0028]

をころで図7 (C)のウェットエッチング工程では、前記InGaAs速度調整層14Aも同時にエッチングされており、前記InP埋込層16A,16Bと同じく(100)面あるいは(011)面あるいは(0-1-1)面が発達しているが、前記InP層16A,16Bを平坦化する際のエッチャントとして、塩酸と酢酸と過酸化水素水とよりなり過酸化水素水を0.2を超える濃度Y(Y>0.2)で含む組成のものを使った場合、先に説明した図6よりわかるように前記平坦化面16c、16dのエッチング速度が前記InGaAs速度調整層14Aのエッチング速度よりも小さくなり、その結果、前記InGaAs速度調整層14Aは前記InP埋込層16A,16Bに対して凹部を形成する。

[0029]

そこで、本発明では図7(D)の工程において、塩酸と酢酸と過酸化水素水とよりなり過酸化水素水を0.2未満の濃度Y(Y<0.2)で含む別のエッチャントを使い、図7(C)の構造をさらにウェットエッチングすることにより、前記InP平坦化面16c,16dを前記速度調整層14Aよりも大きなエッチング速度でエッチングする。かかるウェットエッチングを、前記速度調整層14Aがエッチング・除去されるまで継続することにより、図7(D)に示すように前記平坦化面16c,16dが前記InGaAsコンタクト層14の表面と実質的に一致する平坦化構造が得られる。

[0030]

なお図7(A)~(D)の工程において、前記速度調整層14Aとして図6に

示すバンドギャップ組成が1. 3μ mのInGaAsP層を使った場合には、先と同様な考察から、図7(C)の工程において使われるエッチャント中の過酸化水素水の濃度Yを0. 4よりも大きく(Y>0. 4)に設定し、図7(D)の工程において使われるエッチャント中の過酸化水素水の濃度Yを0. 4未満(Y<0. 4)に設定すればよいことがわかる。

[0031]

なお、図7(D)の工程において、前記コンタクト層14の表面を前記InP 埋込層16A,16Bの平坦面16c,16dと一致させるためには、前記図7 (C)および7(D)のウェットエッチング工程の時間を、それぞれのウェット エッチング工程で使われるエッチャントのエッチング速度に対応して適切に設定 しておく必要がある。

[0032]

より具体的説明すると、図7(C)の工程において前記速度調整層14Aの表面と前記平坦化面16cあるいは16dとの間に形成される段差 L_{step} は、図7(B)の段差部16a、16bが図7(C)のウェットエッチング開始後、大きなエッチング異方性のため直ちに平坦化されると仮定して、

 $L_{\text{step}} = (V_2 - V_1) \times t_1$

[0033]

一方、図 7 (D) のウェットエッチング工程の結果、前記段差 L_{step} は解消する必要があり、このことから関係式

 $L_{step} = (V_2 - V_1) \times t_1 = (V_3 - V_4) \times t_2$

[0034]

先の図6の関係より、図7(D)の工程におけるInP埋込層16A,16B のエッチング速度 V_3 が図7(C)の工程におけるInP埋込層16A,16B のエッチング速度 V_1 と略等しい(V_1 $\stackrel{.}{=}$ V_3)と近似すると、前記関係は、

$$(V_2 - V_1) \times t_1 = (V_1 - V_4) \times t_2$$

と変形される。前記速度調整層 14Aが図 7 (D)の工程において完全に除去されるためには、前記関係 $V_1 = V_3$ を仮定して、前記速度調整層 14A の厚さを、式 $V_1 \times (t_1 + t_2)$ に従って設定すればよい。

B. 類型 I I

図8(A)~(D)は、本発明による半導体装置の製造方法の原理を、第2の類型、すなわちInP埋込層16A, 16Bを平坦化する際のエッチング速度が速度調整層14Aのエッチング速度よりも速い場合について示す。ただし図8(A)~(D)中、先に説明した部分には同一の参照符号を付し、説明を省略する

[0035]

図8(A)~(D)を参照するに、図8(A)~(B)の工程は、先の図7(A)~(B)の工程と同じであり、p型InGaAsコンタクト層14上にInGaAsあるいはInGaAsP速度調整層14Aを形成した後、絶縁膜パターン15をマスクに前記InP基板11上にメサストライプ構造を形成し、さらに同じ絶縁膜パターン15を選択成長マスクにつかって高抵抗InP埋込層16A,16Bを前記メサストライプ構造の両側に形成した後、前記絶縁膜パターン15を除去する。

[0036]

次に図8(C)の工程において、図8(B)の構造に対して、塩酸と酢酸と過酸化水素水とよりなり、過酸化水素水を前記InP埋込層16A,16Bのエッチング速度が前記速度調整層14Aのエッチング速度よりも大きくなるような濃度で含むエッチャントを使ったウェットエッチング工程を適用することにより、前記InP埋込層16A,16Bの段差部16a,16bをエッチングし、平坦

面16c,16dを形成する。かかるウェットエッチング工程の結果、前記速度 調整層14Aは前記平坦面16c,16dから上方に突出し、凸構造を形成する

[0037]

そこで、図8(C)の工程に引き続き図8(D)の工程が実行され、前記速度調整層14AおよびInP平坦面16c, 16dが、塩酸と酢酸と過酸化水素水とよりなりInGaAsに対するエッチング速度がInPに対するエッチング速度よりも速くなるように過酸化水素の濃度を調整されたエッチャントを使ってエッチングされる。

[0038]

図8(A)~(D)の工程において前記速度調整層 14 Aが 1 n G a A s 1 s 1 なる場合、図8(C)の工程では前記エッチャント中の酢酸濃度 1 を図6の関係から0.2 未満(Y 1 c 1 c 1 c 1 と 1 に設定すればよく、また図8(D)の工程では0.2 よりも大きく(Y 1 c 1 c 1 と 1 では、一方前記速度調整層 1 1 Aが 1 n 1 G a 1 A s 1 P層よりなり、前記 1 n 1 G a 1 A s P層よりなり、前記 1 n 1 G a 1 A s P層が 1 c 1 の工程では前記エッチャント中の過酸化水素水の濃度 1 を 1 を 1 を 1 と 1 と 1 を 1 と 1 を 1 を 1 に 図8(D)の工程では前記過酸化水素水の濃度 1 を

[0039]

なお、図8(D)の工程において、前記コンタクト層14の表面を前記InP 埋込層16A,16Bの平坦面16c,16dと一致させるためには、前記図8 (C)および8(D)のウェットエッチング工程の時間を、それぞれの工程で使 われるエッチャントのエッチング速度に対応して適切に設定しておく必要がある

[0040]

より具体的説明すると、図8(C)の工程において前記速度調整層 14Aの表面と前記平坦化面 16c あるいは 16d との間に形成される段差 L_{step} は、 $L_{\text{step}}=(V_1-V_2)\times t_1$

[0041]

一方、図 8 (D) のウェットエッチング工程の結果、前記段差 L_{step} は解消する必要があり、このことから関係式

$$L_{step} = (V_1 - V_2) \times t_1 = (V_4 - V_3) \times t_2$$

が成立しなければならない。ただし、 V_3 は図 8 (D) のウェットエッチング工程における前記 I n P \overline{B} 1 6 A, 1 6 B $のエッチング速度を、また <math>V_4$ は図 8 (D) のウェットエッチング工程における前記速度調整層 1 4 A のエッチング速度を表す。

[0.042]

先の図 6 の関係より、図 8 (D)の工程における I n P 埋込層 1 6 A, 1 6 B のエッチング速度 V_3 が図 8 (C)の工程における I n P 埋込層 1 6 A, 1 6 B のエッチング速度 V_1 と略等しい(V_1 $\stackrel{.}{=}$ V_3)と近似すると、前記関係は図 7 (C),(D)の場合と同様に、

$$(V_2 - V_1) \times t_1 = (V_1 - V_4) \times t_2$$

と変形される。前記速度調整層 1 4 A が図 8 (D) の工程において完全に除去されるためには、前記関係 $V_1=V_3$ を仮定して、前記速度調整層 1 4 A の厚さを、式 $V_1\times$ (t₁+t₂)に従って設定すればよい。

C. 類型III

図9(A)~(C)は、本発明による半導体装置の製造方法の原理を、InP 埋込層16A,16Bを平坦化する際のエッチング速度が速度調整層14Aのエッチング速度に等しく設定された第3の類型について示す図である。ただし図9 (A)~(C)中、先に説明した部分には同一の参照符号を付し、説明を省略する。

[0043]

図9(A)~(C)を参照するに、図9(A)~(B)の工程は、先の図7(A)~(B)の工程と同じであり、p型InGaAsコンタクト層14上にInGaAsあるいはInGaAsP速度調整層14Aを形成した後、絶縁膜パターン15をマスクに前記InP基板11上にメサストライプ構造を形成し、さらに同じ絶縁膜パターン15を選択成長マスクにつかって高抵抗InP埋込層16A,16Bを前記メサストライプ構造の両側に形成した後、前記絶縁膜パターン15を除去する。

[0044]

次に図9(C)の工程において、図9(B)の構造に対して、塩酸と酢酸と過酸化水素水とよりなり、過酸化水素水を前記InP埋込層16A,16Bのエッチング速度が前記速度調整層14Aのエッチング速度に略等しくなるような濃度で含むエッチャントを使ったウェットエッチング工程を適用することにより、前記InP埋込層16A,16Bの段差部16a,16bをエッチングし、平坦面16c,16dを形成する。かかるウェットエッチング工程の結果、前記速度調整層14Aは前記平坦面16c,16dと実質的に同じ速度でエッチングされ、前記平坦面16c,16dと前記速度調整層14Aの表面とが実質的に一致する平坦化構造が、単一のウェットエッチング工程により得られる。

[0045]

図9(A)~(C)の工程において前記速度調整層 14Aが InGaAsよりなる場合、図9(C)の工程では前記エッチャント中の過酸化水素水の濃度 Y を図6の関係から約0.2(Y=0.2)に設定すればよい。一方前記速度調整層 14Aが InGaAs P 層よりなり、前記 InGaAs P 層が1.3 μ m 帯域のバンドギャップ波長に対応する組成を有する場合、図9(C)の工程では前記エッチャント中の過酸化水素水の濃度 Y を約0.4(Y=0.4)とすればよい。

[0046]

図9(A)~(C)の類型IIIによる半導体装置の製造方法においては、前記速度調整層14Aとして、InPを使うこともできる。InPを使った場合には図9(C)のウェットエッチングおよび平坦化工程において、InP埋込層16A,16Bと速度調整層14Aとの間にエッチング速度の差が生じ得ないため

、前記エッチャント中の過酸化水素水の濃度を任意に設定することができる。

D. 類型 I V

図10(A)~(D)は、本発明による半導体装置の製造方法の原理を、第4の類型、すなわちInP埋込層16A, 16Bを平坦化する際に、前記InP埋込層16A, 16Bの再成長工程による形成の際に使われた選択成長マスクをエッチングマスクとして残す場合について示す。ただし図10(A)~(D)中、先に説明した部分には同一の参照符号を付し、説明を省略する。

[0047]

図10(A)~(D)を参照するに、図10(A)工程は、先の図7(A)の工程と同じであり、p型InGaAsコンタクト層14上にInGaAsあるいはInGaAsP速度調整層14Aを形成した後、絶縁膜パターン15をマスクに前記InP基板11上にメサストライプ構造を形成し、さらに同じ絶縁膜パターン15を選択成長マスクに使って高抵抗InP埋込層16A,16Bを前記メサストライプ構造の両側に形成する。

[0048]

次に図10(B)の工程において前記絶縁膜パターン15を残したまま、図10(A)の構造に対して塩酸と酢酸と過酸化水素水とよりなるエッチャントを使ったウェットエッチング工程を適用することにより、前記InP埋込層16A,16Bの段差部16a,16bをエッチングし、平坦面16c,16dを形成する。その際、前記メサ構造は絶縁膜パターン15により保護されているため、かかるウェットエッチング工程の結果、前記速度調整層14Aは前記平坦面16c,16dから上方に突出し、凸構造を形成する。

[0049]

次に図10(C)の工程において前記絶縁膜パターン15が除去され、さらに図10(D)の工程において前記速度調整層14AおよびInP平坦面16c, 16dが、塩酸と酢酸と過酸化水素水とよりなりInGaAsPに対するエッチング速度がInPに対するエッチング速度よりも速くなるように過酸化水素の濃度を調整されたエッチャントを使ってエッチングされる。

[0050]

図10(A)~(D)の工程において前記速度調整層14AがInGaAsよりなる場合、図10(B)の工程では前記エッチャント中の過酸化水素水の濃度Yは図5において面方位選択性が得られる範囲で任意に設定すればよいが、図10(D)の工程では前記速度調整層14Aがより速い速度でエッチングされるように0.2よりも大きく(Y>0.2)設定するのが好ましい。一方前記速度調整層14AがInGaAsP層よりなり、前記InGaAsP層が1.3μm帯域のバンドギャップ波長に対応する組成を有する場合、図10(B)の工程では前記エッチャント中の過酸化水素水の濃度Yは先と同様にエッチングの面方位選択性が得られる範囲で任意に選ぶことができるが、図10(D)の工程では前記InGaAsP速度調整層14Aがより速いエッチング速度でエッチングされるように、前記過酸化水素水の濃度Yを0.4よりも大きく設定するのが好ましい

[0051]

図10(D)の工程において、前記コンタクト層14の表面を前記InP埋込層16A,16Bの平坦面16c,16dと一致させるためには、前記図10(B)および図10(D)のウェットエッチング工程の時間を、それぞれの工程で使われるエッチャントのエッチング速度に対応して適切に設定しておく必要がある。

[0052]

より具体的説明すると、図10(B)の工程において前記速度調整層14Aの表面と前記平坦化面16cあるいは16dとの間に形成される段差 $L_{
m step}$ は、 $L_{
m step}$ = $V_1 \times t_1$

で与えられる。ただし V_1 は図10(B)の工程における前記 InP層16Aあるいは16Bのエッチング速度を表し、 t_1 は図10(B)の工程におけるエッチング時間を表す。

[0053]

一方、図10(D)のウェットエッチング工程の結果、前記段差L_{step}は解消する必要があり、このことから関係式

 $L_{\text{step}} = V_1 \times t_1 = (V_4 - V_3) \times t_2$

が成立しなければならない。ただし、V₃は図10(D)のウェットエッチング 工程における前記InP層16A,16Bのエッチング速度を、またV₄は図1 0(D)のウェットエッチング工程における前記速度調整層14Aのエッチング 速度を表す。

[0054]

先の図6の関係より、図10(D)の工程におけるInP埋込層16A,16 Bのエッチング速度 V_3 が図10(B)の工程におけるInP埋込層16A,1 6 Bのエッチング速度 V_1 と略等しい(V_1 = V_3)と近似すると、前記関係は $V_1 \times t_1 = (V_4 - V_1) \times t_2$

と変形される。前記速度調整層 1 4 A が図 1 0 (D) の工程において完全に除去されるためには、前記関係 V_1 = V_3 を仮定して、前記速度調整層 1 4 A の厚さを、式 V_1 \times (t_1 + t_2) に従って設定すればよい。

[0055]

なお前記類型 I ~ I Vのいずれにおいても前記速度調整層 14A として I nG a A s B あるいは I n G a A s B が使われているが、前記速度調整層 14A の材料は上記のものに限定されるものではなく、 I B I B G a B A s B P あるいは B G a B I B I B G a B A s B P あるいは B G a B I B M R s B M R s B M s B

[0056]

以上の説明においては、一回または二回のウェットエッチングおよび平坦化工程を行うことにより、埋込InP層16A,16Bとコンタクト層14との間の段差が実質的に解消されているが、本発明は、前記平坦化工程の結果、前記段差が完全に解消される場合のみならず、当初の状態に対して軽減される場合をも含

む。

[0057]

また本発明は、前記InP埋込層16A,16B上の当初の段差部16a,16bを先に説明した図3~図5の関係に基づいてウェットエッチングにより平坦化する工程、例えば図7の工程(C)において、ウェットエッチングの結果として得られる平坦化面16c、16dが(100)面または(011)面または(0-1-1)面に一致する場合のみならず、これらの結晶面により近い指数の面が得られる場合をも含む。

[0058]

【発明の実施の形態】

[第1実施例]

以下、図11(A)~図12(G)を参照しながら、本発明の第1実施例によるBH構造を有するレーザダイオードの製造工程を説明する。

[0059]

図11(A)を参照するに、n型InP基板101上にInGaAsP/InGaAsP多重量子井戸活性層102と、p型InPクラッド層103と、p型InGaAsコンタクト層104とを順次積層し、さらに前記コンタクト層104上に1.3μm帯域のバンドギャップ波長を与える組成のInGaAsPよりなる速度調整層104Aを約0.4μmの厚さに堆積する。

[0060]

次に図11 (B) の工程において、 SiO_2 膜105をエッチングマスクとして使い、ドライエッチングを行うことにより、活性層メサストライプ101Mを形成する。図示の例では、前記活性層メサストライプ101Mは、<011>方向に延在する。

[0061]

次に図11 (C)の工程において、前記 SiO_2 膜105を選択成長マスクとして、MOVPE法によりFeドープInP埋込層 106_1 , 106_2 を前記基板101上、前記メサストライプ101Mの両側に成長する。前記MOVPE工程は、例えば成長温度を630°C、成長圧力を0.1気圧に設定して実行され、

III族元素、V族元素およびFeドーバントの原料としてTMIn, PH $_3$ およびCp $_2$ Feを使用する。

[0062]

本実施例では前記 I n P 埋込層 1 0 6 $_1$, 1 0 6 $_2$ の厚さは、前記 I n P 埋込層 1 0 6 $_1$, 1 0 6 $_2$ の最も低い部分が前記メサストライプ 1 0 1 M 中の I n G a A s P 速度調整層 1 0 4 A L 4 りも高くなるように設定される。その結果、前記 L n P 埋込層 1 0 6 $_1$, 1 0 6 $_2$ には図 1 1 (C) の工程の結果、前記メサストライプ 1 0 1 M L の S i O 2 膜 1 0 5 に隣接して、盛り上がり部 1 0 6 a, 1 0 6 b が 形成される。

[0063]

次に図12(D)の工程において、塩酸と酢酸と過酸化水素水と水との混合液よりなる第1のエッチャントを使い、図11(C)の構造をウェットエッチングする。

[0064]

図12(D)の工程において、前記第1のエッチャント中における塩酸と酢酸と過酸化水素水と水の混合比は1:1:0.1:1に設定され、エッチングは液温23°Cで典型的には1分間行われる。かかるエッチングの結果、図12(D)に示すように前記InP埋込層106A,106Bの表面106a,106bは(100)面あるいはその近傍の指数を有する平坦化面106c,106dに変化し、前記平坦化面106c、106dは、前記SiO2膜105で保護されたInGaAsP層104Aの表面に対して高さが約0.12 μ mの段差を形成する。

[0065]

次に図12(E)の工程において前記SiO₂膜105がHF処理により除去され、さらに図12(F)の工程において、塩酸と酢酸と過酸化水素水と水とよりなる第2のエッチャントを使って前記図12(E)の構造を、前記InGaAsP層104Aの下のp型InGaAsコンタクト層104が露出するまでウェットエッチングする。

[0066]



[0067]

最後に図12(G)の工程で、前記p型InGaAs層104上にp側電極107を、また前記基板101の下面上にn側電極108を形成する。

[0068]

本実施例では図12(G)の工程において前記埋込層 106_1 , 106_2 は前記コンタクト層104と共通の平坦面を形成するため、前記p 側電極107は平面上に積層され、従って先に図2で説明した電極途切れの問題は生じない。

[第2実施例]

図13(A)~図14(F)は本発明の第2実施例によるBH構造を有するレーザダイオードの製造工程を示す。ただし図13(A)~図14(F)中、先に説明した部分には同一の参照符号を付し、説明を省略する。

[0069]

図13(A)~図14(F)を参照するに、図13(A)~(C)までの工程は先に説明した図11(A)~(C)までの工程と実質的に同一であり、SiO2膜105で覆われたメサ構造101Mの両側に、前記SiO2膜105を選択成長マスクとしてInP埋込層106 $_1$ および106 $_2$ が再成長により形成され、これに伴い前記InP埋込層106 $_1$ および106 $_2$ には段差部106 $_2$ および106 $_3$ および106 $_4$ とは段差部106 $_3$ とび106 $_4$ とが形成される。ただし図13(A)~(C)の工程では、前記InGaAsP層104Aは約0.52 $_4$ mの厚さに形成される。

[0070]



次に図14(D)の工程において前記SiO₂膜105がHF処理により除去され、図14(E)の工程において塩酸と酢酸と過酸化水素水と水との混合液よりなる第1のエッチャントを使い、図14(D)の構造をウェットエッチングする。

[0071]

図14(E)の工程において、前記第1のエッチャント中における塩酸と酢酸と過酸化水素水と水の混合比は1:1:0.1:1に設定され、エッチングは液温23° Cで典型的には1分間行われる。前記第1のエッチャントを使った場合、前記InP埋込層106 $_1$, 106 $_2$ に対しては前記InGaAsP速度調整層104Aに対するよりも大きいエッチング速度が得られ、かかるエッチングの結果、図14(E)に示すように前記InP埋込層106A,106Bの表面106a,106bは(100)面あるいはその近傍の指数を有する平坦化面106c,106 dに変化する。このようにして形成された平坦化面106c,106 dは、図14(E)の段階においてInGaAsP層104Aの表面に対して高さが約0.12μmの段差を形成し、その結果図14(E)の構造上には高さが0.12μmの凸構造が形成される。

[0072]

次に図14(F)の工程において、塩酸と酢酸と過酸化水素水と水とよりなる第2のエッチャントを使い、前記図14(E)の構造を、前記InGaAsP層104Aの下のp型InGaAsコンタクト層104が露出するまでウェットエッチングする。

[0073]

図14 (F)のウェットエッチング工程では、前記第2のエッチャント中の塩酸と酢酸と過酸化水素水と水の混合比が1:1:0.6:1に設定され、エッチングは23° Cの液温で典型的には2分間行われる。前記第2のエッチャントを使ったウェットエッチング工程では、前記 I n G a A s P速度調整層 14 A に対するエッチング速度が前記 I n P埋込層 106_1 , 106_2 に対するエッチング速度よりも大きくなり、その結果、図14 (E)の工程において生じていた表面段差が消滅し、図14 (F)に示すように、I n P埋込層 106_1 , 106_2 と I n



GaAsコンタクト層104とが平坦化された構造が得られる。

[0074]

最後に図示は省略するが、先の図12(G)の工程で、前記p型InGaAs 層104上にp側電極107を、また前記基板101の下面上にn側電極108 を形成する。

[0075]

本実施例においても前記埋込層 106_1 , 106_2 は、図 14 (F) の段階において前記コンタクト層 104 と共通の平坦面を形成するため、前記 p 側電極 10 7 は平面上に積層され、従って先に図 2 で説明した電極途切れの問題は生じない

[第3実施例]

図15(A)~図16(F)は本発明の第3実施例によるBH構造を有するレーザダイオードの製造工程を示す。ただし図15(A)~図16(F)中、先に説明した部分には同一の参照符号を付し、説明を省略する。

[0076]

図15 (A) ~図16 (F) を参照するに、図15 (A) ~ (C) までの工程は先に説明した図13 (A) ~ (C) までの工程と実質的に同一であり、SiO2膜105で覆われたメサ構造101Mの両側に、前記SiO2膜105を選択成長マスクとしてInP埋込層106₁および106₂が再成長により形成され、これに伴い前記InP埋込層106₁および106₂には段差部106aおよび106bが形成される。図15 (A) ~ (C) の工程では、前記InGaAsP層104Aは約0.52 μ mの厚さに形成される。

[0077]

次に図16(D)の工程において前記SiO₂膜105がHF処理により除去され、図16(E)の工程において塩酸と酢酸と過酸化水素水と水との混合液よりなる第1のエッチャントを使い、図16(D)の構造をウェットエッチングする。

[0078]



図16(E)の工程において、前記第1のエッチャント中における塩酸と酢酸と過酸化水素水と水の混合比は1:1:0.3:1に設定され、エッチングは液温23°Cで典型的には1分間行われる。前記第1のエッチャントを使った場合、前記InP埋込層106₁,106₂に対しては前記InGaAsP層104Aのエッチング速度よりも小さいエッチング速度が得られ、かかるエッチングの結果、図16(E)に示すように前記InP埋込層106A,106Bの表面106a,106bは(100)面あるいはその近傍の指数を有する平坦化面106c,106dに変化する。このようにして形成された平坦化面106c,106dは、図16(E)の段階においてInGaAsP層104Aの表面に対して高さが約0.12μmの段差を形成し、その結果図16(E)の構造ではその表面上に高さが0.12μmの四構造が形成される。

[0079]

次に図16(F)の工程において、塩酸と酢酸と過酸化水素水と水とよりなる第2のエッチャントを使い、前記図16(E)の構造を、前記InGaAsP層104Aの下のp型InGaAsコンタクト層104が露出するまでウェットエッチングする。

[0080]

図16(F)のウェットエッチング工程では、前記第2のエッチャント中の塩酸と酢酸と過酸化水素水と水の混合比が1:1:0.1:1に設定され、エッチングは23°Cの液温で典型的には2分間行われる。前記第2のエッチャントを使ったウェットエッチング工程では、前記InGaAsP層14Aに対するエッチング速度が前記InP埋込層106 $_1$,106 $_2$ に対するエッチング速度よりも小さくなり、その結果、図16(E)の工程において生じていた表面段差が消滅し、図16(F)に示すように、InP埋込層106 $_1$,106 $_2$ とInGaAsコンタクト層104とが平坦化された構造が得られる。

[0081]

最後に図示は省略するが、先の図12(G)の工程で、前記p型InGaAs層104上にp側電極107を、また前記基板101の下面上にn側電極108を形成する。



[0082]

本実施例においても前記埋込層 106_1 , 106_2 は、図16(F)の段階において前記コンタクト層104と共通の平坦面を形成するため、前記p 側電極107 は平面上に積層され、従って先に図2で説明した電極途切れの問題は生じない

[第4 実施例]

図17(A)~図18(E)は本発明の第3実施例によるBH構造を有するレーザダイオードの製造工程を示す。ただし図17(A)~図18(E)中、先に説明した部分には同一の参照符号を付し、説明を省略する。

[0083]

図17(A) ~図18(E) を参照するに、図17(A) ~(C) までの工程は先に説明した図13(A) ~(C) までの工程と実質的に同一であり、SiO2膜105で覆われたメサ構造101Mの両側に、前記SiO2膜105を選択成長マスクとしてInP埋込層106₁および106₂が再成長により形成され、これに伴い前記InP埋込層106₁および106₂には段差部106aおよび106bが形成される。ただし図18(A) ~(C) の工程では、前記InGaAsP層104Aは約0.28 μ mの厚さに形成される。

[0084]

次に図18(D)の工程において前記 SiO_2 膜105がHF処理により除去され、図18(E)の工程において塩酸と酢酸と過酸化水素水と水との混合液よりなるエッチャントを使い、図18(D)の構造をウェットエッチングする。

[0085]

図18(E)の工程において、前記エッチャント中における塩酸と酢酸と過酸化水素水と水の混合比は1:1:0.2:1に設定され、エッチングは液温23°Cで典型的には2分間行われる。前記エッチャントを使った場合、前記 InP 埋込層 106_1 , 106_2 に対しても前記 InGaAsP層104Aに対しても実質的に同じエッチング速度が得られ、かかるエッチングの結果、図18(E)に示すように前記 InP 埋込層106A, 106B の表面 106a, 106b は(



100) 面あるいはその近傍の指数を有する平坦化面106c, 106dに変化するとともに、前記平坦化面106c, 106dは前記InGaAsコンタクト層104の表面に実質的に一致する平坦面を形成する。

[0086]

最後に図示は省略するが、先の図12(G)の工程で、前記p型InGaAs層104上にp側電極107を、また前記基板101の下面上にn側電極108を形成する。

[0087]

本実施例においても前記埋込層 106_1 , 106_2 は、図 18 (E) の段階において前記コンタクト層 104 と共通の平坦面を形成するため、前記 p 側電極 10 7 は平面上に積層され、従って先に図 2 で説明した電極途切れの問題は生じない

[第5実施例]

図19(A)~図20(E)は本発明の第3実施例によるBH構造を有するレーザダイオードの製造工程を示す。ただし図19(A)~図20(E)中、先に説明した部分には同一の参照符号を付し、説明を省略する。

[0088]

図19(A) ~図20(E) を参照するに、図19(A) ~ (C) までの工程は先に説明した図13(A) ~ (C) までの工程と類似しており、 SiO_2 膜105で覆われたメサ構造101Mの両側に、前記 SiO_2 膜105を選択成長マスクとしてInP埋込層106 $_1$ および106 $_2$ が再成長により形成され、これに伴い前記InP埋込層106 $_1$ および106 $_2$ には段差部106 $_2$ および106 $_3$ が形成される。ただし図19(A) ~ (C) の工程では前記コンタクト層104上に、図13(A) ~ (C) の工程で使われるInGaAsP層104Aの代わりにInP層104Bが、約0. $2\mu m$ の厚さに形成される。

[0089]

次に図2(D)の工程において前記 SiO_2 膜105がHF処理により除去され、図20(E)の工程において塩酸と酢酸と水との混合液よりなるエッチャン



トを使い、図20(D)の構造をウェットエッチングする。

[0090]

図20(E)の工程において、前記エッチャント中における塩酸と酢酸と水の混合比は例えば1:5:1に設定され、エッチングは液温23°Cで典型的には2分間行われる。かかるエッチングの結果、図20(E)に示すように前記InP埋込層106A,106Bの表面106a,106bは(100)面あるいはその近傍の指数を有する平坦化面106c,106dに変化するとともに前記InP層104Bが実質的に同じ速度でエッチングされ、前記平坦化面106c,106dは前記InGaAsコンタクト層104の表面に実質的に一致する平坦面を形成する。

[0091]

最後に図示は省略するが、先の図12(G)の工程で、前記p型InGaAs層104上にp側電極107を、また前記基板101の下面上にn側電極108を形成する。

[0092]

本実施例においても前記埋込層 106_1 , 106_2 は、図20(E)の段階において前記コンタクト層104と共通の平坦面を形成するため、前記p側電極107は平面上に積層され、従って先に図2で説明した電極途切れの問題は生じない

[0093]

以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。

[0094]

【発明の効果】 本発明によれば、Inを含みInPとは異なる組成のIII-V族化合物半導体層を含むメサ構造に隣接してInP埋込層を選択成長マスクを使った選択成長工程により形成する際に、前記化合物半導体層上にInを含むIII-V族化合物半導体よりなる速度調整層を形成しておき、塩酸と酢酸を含むエッチャントにより前記InP埋込層と速度調整層とをウェットエッチング



することにより、前記 I n P 埋込層の選択成長時に生じる段差が解消し、前記化合物半導体層の上面に一致した平坦面を有する構造を得ることが可能になる。

【図面の簡単な説明】

【図1】

(A)~(D)は、関連技術による埋込ヘテロ構造を有するレーザダイオードの製造工程を示す図である。

【図2】

図1の工程に伴う問題点を説明する図である。

【図3】

本発明の原理を説明する図である。

【図4】

本発明の原理を説明する別の図である。

【図5】

本発明の原理を説明するさらに別の図である。

【図6】

本発明の原理を説明するさらに別の図である。

【図7】

(A)~(D)は本発明による半導体装置の製造方法における第1の基本類型を示す図である。

【図8】

(A)~(D)は本発明による半導体装置の製造方法における第2の基本類型 を示す図である。

【図9】

(A)~(C)は本発明による半導体装置の製造方法における第3の基本類型を示す図である。

【図10】

(A)~(D)は本発明による半導体装置の製造方法における第4の基本類型を示す図である。

【図11】

(A)~(C)は本発明の第1実施例によるレーザダイオードの製造工程を示す図(その1)である。

【図12】

(D)~(G)は本発明の第1実施例によるレーザダイオードの製造工程を示す図(その2)である。

【図13】

(A)~(C)は本発明の第2実施例によるレーザダイオードの製造工程を示す図(その1)である。

【図14】

(D)~(F)は本発明の第2実施例によるレーザダイオードの製造工程を示す図(その2)である。

【図15】

(A) \sim (C) は本発明の第3実施例によるレーザダイオードの製造工程を示す図(その1)である。

【図16】

(D)~(F)は本発明の第3実施例によるレーザダイオードの製造工程を示す図(その2)である。

【図17】

(A)~(C)は本発明の第4実施例によるレーザダイオードの製造工程を示す図(その1)である。

【図18】

(D)~(E)は本発明の第4実施例によるレーザダイオードの製造工程を示す図(その2)である。

【図19】

(A) \sim (C) は本発明の第5実施例によるレーザダイオードの製造工程を示す図(その1)である。

【図20】

(D)~(E)は本発明の第5実施例によるレーザダイオードの製造工程を示す図(その2)である。

【符号の説明】


- 10 レーザダイオード
- 11 InP基板
- 12 多層量子井戸活性層
- 13 InPクラッド層
- 14 InGaAsコンタクト層
- 15 SiO₂マスク
- 16A, 16B InP埋込層
- 16a, 16b 盛り上がり部
- 16c, 16d 平坦化面
- 17,18 電極
- 17a 電極途切れ
- 101 InP基板
- 102 多重量子井戸層
- 103 In Pクラッド層
- 104 InGaAsコンタクト層
- 105 SiO₂マスク
- 106₁, 106₂ InP埋込層
- 106a, 106b 盛り上がり
- 106c, 106d 平坦化面
- 107,108 電極


【書類名】


図面

【図1】

(A)~(D)は、関連技術による埋込ヘテロ構造を有するレーザダイオードの 製造工程を示す図









【図2】

図1の工程に伴う問題点を説明する図




【図3】

本発明の原理を説明する図



【図4】


本発明の原理を説明する別の図



【図5】


本発明の原理を説明するさらに別の図


HCI:CH3COOH:H2O2:H2O=1:1:Y:1



【図6】


本発明の原理を説明するさらに別の図






【図7】

(A) ~ (D) は本発明による半導体装置の製造方法 における第1の基本類型を示す図




【図8】


(A) ~ (D) は本発明による半導体装置の製造方法 における第2の基本類型を示す図




【図9】

(A) ~ (C) は本発明による半導体装置の製造方法 における第3の基本類型を示す図









【図10】


(A)~(D)は本発明による半導体装置の製造方法 における第4の基本類型を示す図




【図11】

(A) ~ (C) は本発明の第1実施例による レーザダイオードの製造工程を示す図(その 1)








【図12】

(D)~(G)は本発明の第1実施例による レーザダイオードの製造工程を示す図(その2)





n側電極 108


-101

【図13】

(A)~(C)は本発明の第2実施例による レーザダイオードの製造工程を示す図(その1)









【図14】


(D)~(F)は本発明の第2実施例による レーザダイオードの製造工程を示す図(その2)




【図15】

(A) ~ (C) は本発明の第3実施例による レーザダイオードの製造工程を示す図(その1)









【図16】


(D)~(F)は本発明の第3実施例による レーザダイオードの製造工程を示す図(その2)




【図17】

(A)~(C)は本発明の第4実施例による レーザダイオードの製造工程を示す図(その1)









【図18】


(D) ~ (F) は本発明の第4実施例による レーザダイオードの製造工程を示す図(その2)







【図19】

(A) ~ (C) は本発明の第5実施例による レーザダイオードの製造工程を示す図(その1)








【図20】

(D) ~ (F) は本発明の第5実施例による レーザダイオードの製造工程を示す図(その2)



【書類名】

要約書

【要約】

【課題】 Inを含みInPとは異なる組成のIII-V族化合物半導体層を含むメサ構造に隣接して、前記メサ構造上の絶縁膜パターンを選択成長マスクに使ってInP埋込層を選択成長により形成した構造において、前記InP埋込層と前記III-V族化合物半導体層とを簡単なウェットエッチング工程により平坦化する。

【解決手段】 前記メサ構造中、前記III-V族化合物半導体層上に、Inを含むIII-V族化合物半導体層を犠牲層として設け、塩酸と酢酸とを含む水溶液よりなるエッチャントを使い、前記InP埋込層の平坦化および前記犠牲層のエッチングの際に、前記エッチャントの組成を、前記InP埋込層のエッチング速度および前記犠牲層のエッチング速度を勘案して選択する。

【選択図】

図 7

出願人履歴情報

識別番号

[000154325]

1. 変更年月日 1992年 4月 6日

[変更理由] 名称変更

住 所 山梨県中巨摩郡昭和町大字紙遮阿原1000番地

氏 名 富士通力ンタムデバイス株式会社